扫码或点击进入无线充模块店铺
DDR芯片测试既在初期晶片阶段也在最后封装阶段进行。采用的测试仪通常是内存自动测试设备，其价值一般在数百万美元以上。测试仪的核心部分是一台可编程的高分辨信号发生器。测试工程师通过编程来模拟实际工作环境；另外，他也可以对计时脉冲边沿前后进行微调来寻找平衡点。
自动测试仪（ATE）系统也存在缺陷。它产生的任意波形数量受制于其本身的后备映象随机内存和算法生成程序。由于映象随机内存深度的局限性，使波形只能在自己的循环内重复。因为DDR带宽和速度是普通SDR的二倍，所以波形变化也应是其二倍。因此，测试仪的映象随机内存容量会很快被消耗殆尽。为此，要保证一定的测试分辨率，就必须增大测试仪的内存。
建立测试头也是一个棘手的问题。因为DDR内存的数据读取窗口仅有1—2ns，所以管脚驱动器的上升和下降时间非常关键。为保证在数据眼中心进行信号转换，需要较好的管脚驱动器转向速度。
在频率为266MHz时，开始出现传输线反射。设计工程师发现在设计测试平台时必须遵循直线律。为保证信号的统一性，必须对测试头布局进行传输线模拟。管脚驱动器强度必须能最大限度降低高频信号反射。
扫码或点击进入无线充模块店铺